Электронный Центр Занятости Населения Москвы - Moscow.EmploymentCenter.ru - Искать работу и персонал здесь легко!
ПОИСК вакансий:

Идёт поиск вакансий...


Подождите, пожалуйста. Выполняется поиск по базе данных вакансий работодателей. Это может занять некоторое время.



Объявления вакансий в каталоге на сайте Электронный Центр Занятости Населения (ЦЗН) Москвы
ЦЗН Москвы в соцсетях: Оценки ЦЗН Москвы в соцсетях:
 

ASIC and FPGA Applications Engineer

Вакансия № 23203777 в населенном пункте (городе) Москва, Россия от компании "Intel Corporation" на сайте Электронный Центр Занятости Населения (ЦЗН) Москвы.

✷ Смотрите другие предложения работы от компании Intel Corporation.

Логотип (торговая марка, бренд, эмблема, внешний вид здания или внутренний интерьер офиса): Логотип (торговая марка, бренд, эмблема) Intel Corporation

Репутация компании "Intel Corporation" в отзывах работников:

Читайте свежие отзывы сотрудников об этой организации на этом сайте.

Оставить мнение об этом работодателе без регистрации бесплатно на этом сайте.

Обязательное требование к опыту работы искомого сотрудника: более 6 лет.

График работы: удаленная работа.

Тип занятости: полная занятость.

Вакансия № 23203777 добавлена в базу данных: Пятница, 29 августа 2025 года.

Дата обновления этого объявления: Четверг, 25 сентября 2025 года.

Рейтинг вакансии: 9,59 из 100 баллов

Статистика объявления с вакансией № 23203777 на должность ASIC and FPGA Applications Engineer от Intel CorporationВакансия № 23203777 прочитана - 126 раз(а)
Отправлено откликов - 0 раз(а)

Вакансии Центра Занятости Населения Москвы в соцсетях и мессенджерах:

Адрес вакантного места работы: Москва, Крылатская улица, 17к4.

Работодатель предложит заработную плату по результатам собеседования с соискателем работы.

The Design Implementation for Customers using Structured ASIC technology (eASIC) Team within Intel's Programmable Solutions Group (PSG) is looking for a senior level ASIC Engineer.

As a senior level ASIC Engineer, you will interact with customers to collect information on RTL and IP and implement the customer code through synthesis, PnR, timing closure, and hand off layout database to the tape out team.

Qualifications

  • 5+ years of experience with RTL (Verilog, SystemVerilog, VHDL), Synthesis (using Design Compiler), Static Timing Analysis (using PrimeTime)
  • Bachelor's Degree in Electrical Engineering, Computer Engineering or related field
  • Synopsys Design Constraints for synthesis and timing signoff


Preferred Qualifications

  • 2+ years of experience using Spyglass including clock domain crossing (CDC) analysis
  • Experience in Design Verification (DV) using standard simulators (e.g. VCS, QuestaSim, NCSim)
  • Experience with Structured ASIC implementation design flow

Разместить Ваше резюме сейчас ...


Связаться с автором объявления № 23203777 с предложением работы, размещённого на этой странице:

Показать контактный телефон для связи ...

Показать электронный адрес для связи ...



Написать в компанию ...

✉ Отправить резюме в организацию ...

☎ Позвонить работодателю ...


Предыдущая вакансия:
Инженер ПТО (наружные сети) / ООО ИГМА Групп


Вакансии Центра Занятости Населения Москвы в социальных сетях и мессенджерах:

Вакансии Центра Занятости Населения Москвы в социальных сетях и мессенджерах: